首页 > 全部 > 三级嵌入式系统开发技术 > 计算机三级嵌入式系统开发技术(嵌入式系统硬件组成)模拟试卷4

计算机三级嵌入式系统开发技术(嵌入式系统硬件组成)模拟试卷4

本单篇文档共10417字,内容预览3600字,预览为有答案版,源文件无水印,下载后包含无答案空白卷版和有答案版,同时也有计算机类NCRE全国计算机三级整科真题模拟题,讲义课件,思维导图,易错高频题等下载。
三级嵌入式系统开发技术 章节练习 1830人下载
价格: 免费 原价:¥9.00
收藏

计算机三级嵌入式系统开发技术(嵌入式系统硬件组成)模拟试卷4

选择题

1.下面关于嵌入式最小硬件系统的叙述中,错误的是( )。(C)

A. 嵌入式最小系统包括给嵌入式处理器供电的电源电路

B. 时钟电路给嵌入式处理器提供工作时需要的时钟信号,它是嵌入式最小系统的一个组成部分

C. 嵌入式处理器必需扩展外部存储器才能组成能够正常工作的嵌入式最小系统

D. 嵌入式处理器芯片的调试接口为嵌入式系统的开发提供便利,常把调试接口看作嵌入式最小系统的一个组成部分

解析:提供嵌入式处理器运行必备条件的硬件电路与嵌入式处理器共同构成嵌入式最小硬件系统,如果处理器内嵌Flash程序存储器容量足够,则无需扩展外部存储器。故本题选择C。

2.下面关于目前嵌入式最小硬件系统的叙述中,错误的是( )。(D)

A. 嵌入式最小硬件系统包括嵌入式处理器

B. 嵌入式最小硬件系统包括时钟电路

C. 嵌入式最小系统包括给系统供电的电源电路

D. 嵌入式处理器片内一般不包括存储器,组成最小系统时必须外扩存储器

解析:嵌入式最小硬件系统一般包括嵌入式处理器、时钟电路、电源电路、复位电路、存储器和调试测试接口。D项不正确,故本题选择D。

3.下面是关于典型嵌入式系统的调试测试接口电路的叙述,其中错误的是( )。(D)

A. JTAG是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试

B. 基于ARM的典型嵌入式系统的调试测试接口电路常采用JTAG

C. 多个器件的JIAG接口可以串联在一起形成JTAG链

D. JTAG接口通常不能实现在线编程功能

解析:基于ARM的典型嵌入式系统的调试测试接口电路常采用JTAG,JTAG是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试;JTAG接口可以实现在线编程功能,多个器件的TAG接口可以串联在一起形成JTAG链。故D项错误。

4.下面是关于嵌入式系统中电源电路的叙述,其中错误的是:(C)

A. 设计嵌入式系统的电源电路时要考虑电源电路输入电压情况

B. 嵌入式系统中电源电路的输入如果为交流电,则电源模块采用AC-DC模块

C. 设计嵌入式系统的电源电路时不需考虑电磁兼容性问题

D. 设计嵌入式系统的电源电路时要考虑电源电路输出多大电压、多大电流

解析:电源电路为整个嵌入式硬件系统提供能量,是整个系统工作的基础。选择和设计电源电路时主要考虑以下因素:(1)输出的电压、电流(2)输入的电压、电流(3)安全因素(4)电磁兼容(5)体积限制(6)功耗限制(7)成本限制。本题答案为C选项。

5.下面是关于嵌入式系统使用的存储器的叙述,其中错误的是( )。(D)

A. CPU使用最频繁的少量的程序代码和数据存放在Cache中

B. 系统正在运行的程序的大部分数据和代码存放在主存储器(内存)中

C. 嵌入式系统使用Cache的优点是只需要增加少许成本,就能使整个系统的性能得到显著提高

D. 嵌入式处理器内部的Cache采用DRAM

解析:在嵌入式系统中,对于CPU使用最频繁的少量的程序代码和数据用SRAM作为高速缓冲存储器(Cache)存放,系统正在运行中的程序的大部分数据和代码存放在主存储器(内存)中,尚未启动运行的其余程序或数据则存放在容量大的外部存储器如磁盘中待命。使用Cache的优点是只需要增加少许成本,就能使整个系统的性能得到显著提高。D项叙述有误,故本题选择D。

6.AMBA是ARM公司公布的总线协议,是用于连接和管理片上系统中功能模块的开放标准和片上互连规范。下面列出的ARM处理芯片中的4个组件,哪一个组件是挂在AMBA的系统总线上的?(A)

A. 中断控制器

B. CAN

C. RTC

D. SPI

解析:基于AMBA总线的处理器使用系统总线和外围总线构成来连接高速系统组件和低速外围组件,高带宽高性能外围接口通常连接系统总线,而速度不高的外部接口连接外围总线。中断控制器是直接连接到系统总线上,其余三项是外围总线连接的硬件组件。故选A。

7.下面是关于嵌入式处理器时钟电路的叙述,其中错误的是( )。(B)

A. 设计嵌入式系统的时钟电路时,可以采用使用外部时钟信号源的方式进行设计

B. 对于内置了时钟信号发生器的嵌入式处理器,设计系统的时钟电路时不再需外接任何元器件

C. 嵌入式处理器的功耗与嵌入式系统时钟电路的工作频率有关

D. 嵌入式处理器的运行速度与嵌入式系统时钟电路的工作频率有关

解析:设计嵌入式系统的时钟电路时,可以采用使用外部时钟信号源的方式进行设计;内置时钟信号发生器的嵌入式处理器仍需要外接一个石英晶体振荡器和两只电容才可以正常工作;嵌入式处理器的功耗与嵌入式系统时钟电路的工作频率有关;嵌入式处理器的运行速度与嵌入式系统时钟电路的工作频率有关;本题答案为B选项。

8.下面关于存储器的叙述中,错误的是( )。(B)

A. DDRSDRAM中的DDR是指双倍数据速率

B. DDR2SDRAM可预读取2位数据

C. 磁性随机存取存储器MRAM是一种非易失性存储器,拥有SRAM的高速存取能力,以及DRAM的高集成度

D. 铁电存储器FRAM既具有只读存储器非易失性的特点,又具有随机存储器可快速随机读写的特点,而且速度快,功耗低

解析:DDR是DualDataRate的缩写,指双倍数据速率;DDR2使原来DDR可预读取2位变成可预读取4位(或8位),把DDR的数据传输速率又提高了两倍(四倍);磁性随机存取存储器MRAM是一种非易失性存储器,拥有SRAM的高速存取能力,以及DRAM的高集成度;铁电存储器FRAM既具有只读存储器非易失性的特点,又具有随机存储器可快速随机读写的特点,而且速度快,功耗低。B项错误,故本题选择B。

9.下面关于PC总线的叙述中,错误的是( )。(C)

A. I2C总线是集成电路互连总线的简称

B. I2C总线是一种串行半双工传输的总线标准

C. I2C总线有三条信号线:数据线SDA,时钟线SCL,应答线ACK

D. I2C总线属于多主总线,可以同时挂接多个主控器件

解析:集成电路互连总线(I2C)用于连接嵌入式处理器及其外围器件,它是广泛采用的种串行半双工传输的总线标准;I2C总线有两条信号线:数据线SDA,时钟线SCL;I2C总线属于多主总线,即允许总线上有一个或多个主控器件和若干从器件同时进行操作;故C选项错误。

10.典型嵌入式系统硬件由嵌入式最小硬件系统、前向通道、后向通道、人机交互通道以及相互互联通信通道等组成。下列各项关于典型嵌入式系统硬件组成的叙述中错误的是:

①典型嵌入式系统的前向通道一般包括模拟量输入接口和开关量/数字量输入接口

②典型嵌入式系统的后向通道一般由模拟输出接口和数字输出接口组成

③以太网通信接口属于人机交互通道

④键盘属于相互互联通道(C)

A. ①和②

B. ②和③

C. ③和④

D. ①和④

解析:人机交互通道包括键盘或触摸屏输入接口以及LED或LCD显示输出接口。相互互连通道包括RS-232RS485串行通信接口、CAN通信接口、以太网通信接口、USB通信接口等。前向通道一般包括模拟量输入接口和开关量/数

本文档预览:3600字符,共10417字符,源文件无水印,下载后包含无答案版和有答案版,查看完整word版点下载

剩余未完,查看全文
收藏
计算机三级嵌入式系统开发技术(嵌入式系统硬件组成)模拟试卷4

推荐资源

客服

扫码添加客服微信

热线

官方客服

如遇问题,请联系客服为您解决

电话客服:

客服微信:pujinet

工作时间:9:00-18:00,节假日休息

公众号

扫码关注微信公众号