嵌入式系统设计师上午基础知识考试选择题专项强化真题试卷11
中文选择题
1.(61)的做法不利于嵌入式应用软件的移植。(D)
A. 在软件设计上，采用层次化设计和模块化设计
B. 在软件体系结构上，在操作系统和应用软件之间引入一个虚拟机层，把一些通用的、共性的操作系统API接口函数封装起来
C. 将不可移植的部分局域化，集中在某几个特定的文件之中
D. 在数据类型上，尽量直接使用C语言的数据类型
解析：为了提高嵌入式应用软件的可移植性，在软件设计上，要采用层次化设计和模块化设计。在软件体系结构上，可以在操作系统和应用软件之间引入一个虚拟机层，或者叫操作系统抽象层，把一些通用的、共性的操作系统API接口函数封装起来。并且尽可能将不可移植的部分局域化，集中在某几个特定的文件之中。而在数据类型上，由于C语言的数据类型与机器的字长和编译器有关，因此尽量不要直接使用c语言的数据类型。
2.在嵌入式系统的存储结构中，存取速度最快的是(34)。(B)
A. 内存
B. 寄存器组
C. Flash
D. Cache
解析：本题考查嵌入式系统存储结构的基础知识，嵌入式系统的存储结构采用分级的方法来设计，从而使得整个存储系统分为四级，即寄存器组、高速缓冲(Cache)、内存(包括flash)和外存，它们在存取速度上依次递减，而在存储容量上逐级递增。
3.操作系统中的“抖动”是指(41)的现象。(C)
A. 根据一定的页面置换算法，将页面调出
B. 由于选择了长期未被访问的页进行置换，导致系统更换页面
C. 页面调入不久就被导出，导出不久又被调入，导致系统频繁更换页面
D. 根据系统运行情况决定将哪个页面调出，而不是由贞面置换算法决定更换哪个页面
解析：本题考查计算机操作系统虚拟存储技术方面的基础知识。操作系统根据一定的页面置换算法，将页面从存储器中调出。当页面置换算法不当，导致刚导出的页面不久就被调入，导入不久又被调出，致使系统频繁更换页面，这种现象被称作“抖动”。
4.甲公司软件设计师完成了一项涉及计算机程序的发明。之后，乙公司软件设计师也完成了与甲公司软件设计师相同的涉及计算机程序的发明。甲、乙公司于同一天向专利局申请发明专利。此情形下，_______是专利权申请人。(D)
A. 甲公司
B. 甲、乙两公司
C. 乙公司
D. 由甲、乙公司协商确定的公司
解析：当两个以上的申请人分别就同样的发明创造申请专利的，专利权授给最先申请的人。如果两个以上申请人在同一日分别就同样的发明创造申请专利的，应当在收到专利行政管理部门的通知后自行协商确定申请人。如果协商不成，专利局将驳回所有申请人的申请，即均不授予专利权。我国专利法规定：“两个以上的申请人分别就同样的发明创造申请专利的，专利权授予最先申请的人。”我国专利法实施细则规定：“同样的发明创造只能被授予一项专利。依照专利法第九条的规定，两个以上的申请人在同一日分别就同样的发明创造申请专利的，应当在收到国务院专利行政部门的通知后自行协商确定申请人。”
5.结构化开发方法中，______主要包含对数据结构和算法的设计。(D)
A. 体系结构设计
B. 数据设计
C. 接口设计
D. 过程设计
解析：本题考查软件设计的基础知识。
结构化设计主要包括：
①体系结构设计：定义软件的主要结构元素及其关系。
②数据设计：基于实体联系图确定软件涉及的文件系统的结构及数据库的表结构。
③接口设计：描述用户界面，软件和其他硬件设备、其他软件系统及使用人员的外部接口，以及各种构件之间的内部接口。
④过程设计：确定软件各个组成部分内的算法及内部数据结构，并选定某种过程的表达形式来描述各种算法。
6.以下关于时序逻辑电路的叙述中，不正确的是_____。(B)
A. 在异步时序电路中，记忆元件的状态变化不是同时发生的
B. 莫尔型(Moore)电路的输出是输入变量及现态的函数
C. 最能详尽描述时序逻辑功能的是状态迁移表和状态迁移图
D. 记忆元件一般是由触发器实现
解析：本题考查时序逻辑电路的基础知识。
数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路(简称组合电路)，另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。时序逻辑电路是数字逻辑电路的重要组成部分，时序逻辑电路又称时序电路，主要由存储电路和组合逻辑电路两部分组成。它和我们熟悉的其他电路不同，其在任何一个时刻的输出状态由当时的输入信号和电路原来的状态共同决定，而它的状态主要是由存储电路来记忆和表示的。同时时序逻辑电路在结构以及功能上的特殊性，相较其他种类的数字逻辑电路而言，往往具有难度大、电路复杂并且应用范围广的特点。
触发器是构成时序逻辑电路的基本元件，根据各级触发器时钟端的连接方式，可以将时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路。在同步时序电路中，各触发器的时钟端全部连接到同一个时钟源上，统一受系统时钟的控制，因此各级触发器的状态变化是同时的。在异步时序逻辑电路中，各触发器的时钟信号是分散连接的，因此触发器的状态变化不是同时进行的。从构成方式来讲，同步时序电路所有操作都是在同一时钟严格的控制下步调一致地完成的。从电路行为上，同步电路的时序电路公用同一个时钟，而所有的时钟变化都是在时钟的上升沿(或下降沿)完成的。同步逻辑是时钟之间存在固定因果关系的逻辑，所有时序逻辑都是在同源时钟控制下运行。
异步时序逻辑电路，顾名思义就是电路的工作节奏不一致，不存在单一的主控时钟，主要是用于产生地址译码七、FIFO和异步RAM的读写控制信号脉冲。除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件；电路状态改变完全有外部输入的变化直接引起。由于异步电路没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间的竞争冒险。按照输出变量依从关系的不同，时序逻辑电路又可分为米里型和摩尔型。输出与输入变量直接相关的时序逻辑电路称为米里型电路，输出与输入变量无直接关系的时序逻辑电路称为摩尔型电路。在进行时序逻辑电路功能描述时，最能详尽描述的方法是状态迁移表和状态迁移图。
7.以下关于特权指令的叙述中，错误的是______。(B)
A. 特权指令集是计算机指令集的一个子集
B. 特权指令与系统资源的操纵和控制无关
C. 当计算机处于系统态运行时，它可以执行特权指令
D. 当计算机运行在用户态时，不可以执行特权指令
解析：本题旨在考查计算机状态和特权指令概念。
计算机运行时的状态可以分为系统态(或称管态)和用户态(或称目态)两种。当计算机处于系统态运行时，它可以执行特权指令，而处于用户态运行时，则不能执行特权指令，如果此时程序中出现特权指令，机器将会发出特权指令使用错误的中断。
所谓特权指令集是计算机指令集的一个子集，特权指令通常与系统资源的操纵和控制有关，例如，访外指令用于通道启动通道；时钟控制指令用于取、置时钟寄存器的值；程序状态字控制指令用于取、置程序状态字；通道控制指令用于访问通道状态字；中断控制指令则用于访问中断字等。
8.以下与文件系统相关的叙述中，不正确的是_______。(D)
A. 文件系统负责文件的组织、存储、检索、命名、共享和保护
本文档预览：3600字符，共13167字符，源文件无水印，下载后包含无答案版和有答案版，查看完整word版点下载
